蘇黎世聯邦理工學院
信息技术与电气工程系 — 端側AI晶片架構
瑞士 · 博士
ETH Zurich 在数字集成电路设计与AI硬件加速器方面享有欧洲领先地位，其 IIS 实验室在近存计算、稀疏推理加速与低功耗ASIC设计方面产出丰富。ETH 强调从算法到电路的垂直协同设计，在 ISSCC 与 JSSC 上持续发表端侧AI芯片创新成果。
学术历史
ETH 的集成电路研究传统由 Luca Benini 领导，他在并行加速器与低功耗计算架构方面长期处于前沿，推动了 PULP 平台与开源RISC-V生态的发展。近年来 ETH 团队将研究扩展到存内计算与稀疏推理加速器，成为欧洲端侧AI芯片研究的核心阵地。
当前状态
ETH 当前研究包括基于 RISC-V 的AI加速器扩展、SRAM 存内计算、近存推理引擎以及面向物联网的超低功耗芯片。博士生可参与 PULP 平台开发与流片项目。ITET 系开设数字集成电路设计、计算机架构、嵌入式系统等课程。
实验室 / 研究中心
关键人物
Luca Benini
Professor, IIS Lab Director
Leading researcher in the field with international recognition for their contributions to AI hardware and systems.
Peng Liu
Senior Scientist
Leading researcher in the field with international recognition for their contributions to AI hardware and systems.
学术资源
证据
排名
# ()
师资
2 位相关教师
知名：Luca Benini、Peng Liu
研究产出
See IIS lab publications and ISSCC proceedings for paper counts
就业去向
发现信息有误？ 提交纠错